# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-222954

(43) Date of publication of application: 14.12.1984

(51)Int.Cl.

H01L 25/08 H01L 21/88

H01L 23/48 H01L 23/52

(21)Application number : 58-095729

(71)Applicant : HITACHI LTD

(22)Date of filing:


01.06.1983

(72)Inventor: KETSUSAKO MITSUNORI

# (54) LAMINATED SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THERROF (57) Abstract:

PURPOSE: To enable to reduce the chip—to—chip wiring length and to contrive to enhance the mounting density by a method wherein the connection parts of active substrates are constituted of solder pads and interposing solder layers, which respectively oppose to each other, and a penetrating hole, whose inner surface has been coated with an insulating film and a conductive film, is provided on at least one side of the solder pads.

CONSTITUTION: Groups of elements have been provided in the surfaces of chips 31 and 31' by selectively performing a doping and chip penetrating holes 32 and 32', etc., have been provided piercing through parts of the groups. Insulating films 33 and 33', such as an oxide film, etc., have been provided at the surfaces of the penetrating holes 32 and 32', and moreover, conductive coatings 34 and 34', which are provided at the upper parts thereof, and the substrates have been electrically separated. Solder bumps 35 and 35', which are used for connection with other chips, have been formed at the upper parts of wiring layers and



the bump 35' of the lower chip has been provided opposite right to the bonding pad 34 having been extendedly provided from the opening part of the upper chip.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COF'.

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### 19 日本国特許庁 (JP)

①特許出顧公開

## @公開特許公報(A)

昭59-222954

	識別記号	庁内整理替号 7638—5 F	9公開 昭	昭和59年(1984)12月14日			
21/88		6810-5F	発明の数	2			
23/48		6732—5 F	客查請求	未請求			
23/52		6428-5 F					
					(全	3	頁)

#### **②積層半導体集積回路およびその製法**

地株式会社日立製作所中央研究

所内

闡 昭58─95729

顧 昭58(1983)6月1日

切出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁 目 6 番地

0分 明 者 蕨迫光紀

创特

②田

四代 理 人 弁理士 高橋明夫

外1名

国分寺市東恋ケ窪1丁目280番

明 柳 32

#### 弥洗源水の範囲

- 1. 半導体基板の少くとも一定面上に素予許が形成された能動装板を少くとも2以上設備して取る級務同路において、該能効装板の接続部は対向する半田パッド及び介在半田層により翻旋され、かつ数半田パッドの少くとも一方に内面が給無限及び導電鉄により被覆された負換孔を有することを俯伐とする数衡半準体級銀扇路。
- 3. 半導体器板の一主面に単田パッド及び単田パッド及び単田パップを有し、他の主面に内面が絶縁限及び導電 酸により被覆された貫通孔を設けた単田受容パッドを有する施動器板を解応援業とし、上記機 成の基板を単位として収飲積層して成る熔鉄道 水の船舶線が収縮を導体集積値路の製造力 作。
- 3. 华田パンプの半日層の高さは能動務様の平地 成より大であり、かつ貫通孔の内容器は上記学

田暦の体気より大である知く形成された能動器 板を用いることを特徴とする特許部次の範囲路 2項記載の機幅半線体無鉄回路の製法。

4。能動器板の積度を放圧環境下での加熱化より 行をう等許請求の類翻第2項記載の積度単導体 頻数回路の製定。

発明の詳細な説明

#### 【妈明の利用分野】

本発明な学場体条後回路テップを積層して成る 学導体袋欲回路かよびその製法に係る。

#### (影明の背景)

班子計算機のような高配な電子国際システムは 従来学導体高密度集積回路 (LSI) のパッケージ を単位とし、これが多数、ブリント配原基板上に 配列され実装されて構成されていた。さらに進ん だシステムでは、第1四に例示する如き 破チップ モジュールを構成し、配銀長を組縮して無数医の 向上を図るとともに配線発起を短縮して高速化が 図られていた。第1四に示す数チップをジュール では、各LSIテップ11、111、111 は器

特別昭59-222954(2)

子屋し2を下向きにし、テンプの局隔部に殴けられたポンディングペッド13を、多層配訳を多え ツク益板14の上に設けられたポンディングペッド15だ対向させ、公知のフェースダクンポンディング技術により景視されている。

この似チンプモジュールでは、ポンティングの ための級強は不要であり、各チンプは半田により 多層配御養根に固定され、契長器度、システムの 低級性特多くの利点が実現されていた。

しかし、従来の実装法は、完成したチップから 出発してかり、ポンデイングパンドは各チップの 周離部のみに設けられ、チップ間の接続は多層配 報塞板を介しての今実際されていたため、配替長 の組織にも限界がもつた。

#### (発明の目的)

• • •

. . .

本務明は、かかる従来実践技術の限界を増えて ナンプ関配級長の短離を可能とし、さられ降い裏 要協能を実現する新規な集後回路及びその製造方 法を提供することを目的とする。

#### [発明の概要]

が設けられており、その一部にはテップ食通孔32、32、等が設けられている。質過孔32、32、の表面は致化額等による絶縁以33、33、が設けられ、さらにその上部に設けられる導電性被取34、34、と終板とを電気的に分離している。

配額層の上部には他のサップとの整線に用いられる学品パンプ 3 5 , 3 5 , が形成されており、下層チップのパンプ 3 5 , は上層テップの別礼部から信在するメンディングパッド 3 4 に正対して設けられている。

第8四代示した製造は第4回の如き回路と対応してかり、テップを接続することにより、瞬即回路の一部が構取される。との論経四路の入力の一部、例をはAには、さらに上間のテップの出力が受けられる制造となつでかり、ナップ間に国る配数が第1回に示すようを外部配越体を同いる場合に比べ返録されるのが型操てきよう。

との見ぬ例に示される学四パンプの大きさは、 20µm係極度であり、これは多層配験の過され

本気朝により張暦構造を構成するためにはチップの表面に形成した素子と、チップ級面に形成した素子と、チップ級面に形成したポンデイングパッドとを根続するためのチップ 質過配線と、テップ同士を破続するための方法が 必要であり、以下実施例に従つてとれを説明する。 【発明の実施例】

第3回は本発明によるチップ線統を行なり直前 の投続部務予期面の一例である。チップ3 1 および8 1 / の役面には選択ドーピングにより紀予群

たチップに存在する凹凸段遊より十分大きく、またチップの反りを考認しても、単田の唐鮮時には チップ上の全パンプがそれぞれ刘尚するポンディ ングパンドに要ねてきる。

チップの数紙は半田の溶解混脱での熱圧液化より 現現される。との場合、ポンディングパッドが 早週であると、各ポンディングパッドの商佐差に より、半田のボンディングパッドからの圧しした とる組織が生ずることがあり、特にポンディング メッドの 数が多い場合に は 銀票子の 多田 しした よる組織が生ずることがあり、特にポンディングパッド の数が かい場合に よるポンディングパッド に 設施 である。 する 以外の半田を 貫通孔内に 吸収する ため ない。 との 効果は 成圧 環境 下で 行なり こと が必要であり、 また、 貫通孔の 内容 積が、 学田パンプの 企業よりも大なくなければ たらない。

#### [ 琵明の粉果 ]

似上説明した如く、本務別によれば、多故のナ

ップを根常して興発器度を飛躍的に向上させると とができる他、従来のケップ間は部にのみポンデ イングパッドを歌けたフェースダウンポンデイン 夕法に比べて、テップ内の領域に多数の磁鏡点を 設けることが可能となり、また、電鉄長を短縮で まるため、総合的なシステム減度を向上させると

また、上配実前例では簡単なMO8壁架子を用いて説明したが、をナンブの眺電形を変えて相前形の構成としたり、また、センサチンブ、論理ナンブ、メモリチップ等ケップ使に異なる微能を有するものを機関し、高速の複合処理を実施することも可能である。

#### 図面の簡単な説明

とができる。

第1 的は従来の様チップモジェールの断部帰途を示す疾式的、第2 的は本語明の概念を示す断節 確定図、第3 関は本発明の一実態例を示す数据像の妻子順の地、第4 図はこれに対応する等無同路 を示す器である。

21、21′ …チンプ、22、22′ …然子版、

新聞明59-222954(8)

23… 摂面ポンデインクパッド、24… 裏面ポン デイングペッド、31,31/… チンブ、32, 32/… 貫通孔、35,35/… 半田パンブ。

代態人 杂辐士 高韓男式



